

ASR1 – TD9 : Un microprocesseur RISC 16 bits

{ Andreea.Chis, Matthieu.Gallet , Bogdan.Pasca } @ens-lyon.fr

27 et 28 novembre 2008

1 Découpage d'une instruction

Plusieurs registres jouent un rôle particulier :

- **PC** : Program Counter
- **ACC** : ACCumulateur, alias **R₀**
- **SP** : Stack Pointer, alias **R₁₂₇**
- **SR** : Status Register à 3 bits, contenant les flags **Z**, **V**, **N**

Le découpage d'une instruction se fait de la façon suivante :

- 7 bits sont utilisés pour numérotter les registres,
- 1 bit supplémentaire signale si **SR** est mis à jour par l'instruction,
- 5 bits sont consacrés à la définition de l'instruction, ce qui laisse 32 instructions possibles,
- 3 bits sont réservés à la condition d'exécution de l'instruction :

1. **GT** : > 0 **N** = **V** et **Z** = 0
2. **GE** : ≥ 0 **N** = **V**
3. **EQ** : = 0 **Z** = 1
4. **NE** : $\neq 0$ **Z** = 0
5. **LE** : ≤ 0 **Z** = 1 ou **N** \neq **V**
6. **LT** : < 0 **N** \neq **V**
7. **VS** : dépassement de capacité **V** = 1
8. **NC** : le branchement se fait toujours

2 Liste des instructions

L'instruction est conditionné par les 3 bits *ccc*, et **SR** ne sera changé que si *s* est à 1.

1. 00000ccc vvvvvvvvv (LoadLo) : charge les 8 bits *v* dans la partie basse de **ACC** et efface sa partie haute,
2. 00001ccc vvvvvvvvv (LoadHi) : charge les 8 bits *v* dans la partie haute de **ACC**,
3. 00010ccc s i i i i i i i i (MoveAccToReg) : recopie le contenu de **ACC** dans **R_i**,
4. 00011ccc s i i i i i i i i (MoveRegToAcc) : recopie le contenu **R_i** dans **ACC**,
5. 00100ccc s i i i i i i i i (Read) : recopie le contenu de la mémoire à l'adresse **ACC** dans **R_i**,
6. 00101ccc s i i i i i i i i (Write) : recopie le contenu de **R_i** dans la mémoire à l'adresse **ACC**,

7. 00110cccciiiiiii (**ReadInc**) : recopie le contenu de la mémoire à l'adresse **ACC** dans **R_i** et incrémente **ACC**,
8. 00111cccciiiiiii (**WriteInc**) : recopie le contenu de **R_i** dans la mémoire à l'adresse **ACC** et incrémente **ACC**,
9. 01000cccciiiiiii (**ReadDec**) : recopie le contenu de la mémoire à l'adresse **ACC** dans **R_i** et décrémente **ACC**,
10. 01001cccciiiiiii (**WriteDec**) : recopie le contenu de **R_i** dans la mémoire à l'adresse **ACC** et décrémente **ACC**,
11. 01010ccc0iiiiiii (**Jmp – JuMP**) : recopie le contenu de **R_i** dans **PC**,
12. 01011ccc0iiiiiii (**Jmr – JuMp Relative**) : ajoute le contenu (signé) de **R_i** à **PC**,
13. 01100cccvvvvvvvv (**Jmi – JuMp Immediate**) : charge les 8 bits *v* dans **PC**,
14. 01101cccvvvvvvvv (**Jmri – JuMp Relative Immediate**) : ajoute les 8 bits *v* (signés) à **PC**,
15. 01110ccc0iiiiiii (**Jsr – Jump to SubRoutine**) : recopie **PC** à l'adresse **SP**, incrémente **SP**, recopie le contenu de **R_i** dans **PC**,
16. 01111cccvvvvvvvv (**Jsi – Jump to Subroutine Immediate**) : recopie **PC** à l'adresse **SP**, incrémente **SP**, ajoute les 8 bits *v* (signés) à **PC**,
17. 10000ccc00000000 (**Rts – ReTurn from Subroutine**) : décrémente **SP**, recopie le contenu incrémenté de l'adresse **SP** dans **PC**
18. 1000100000000000 (**Nop – No OPeration**) : no operation
19. 10010cccciiiiiii (**Add**) : additionne le contenu de **R_i** à **ACC**,
20. 10011cccciiiiiii (**Sub**) : soustrait le contenu de **R_i** à **ACC**,
21. 10100cccciiiiiii (**Mul**) : multiplie **ACC** par **R_i**,
22. 10101cccciiiiiii (**Cmp – CoMPare**) : compare **R_i** à **ACC**,
23. 10110cccciiiiiii (**Swap**) : échange les parties haute et basse de **R_i**,
24. 10111cccciiiiiii (**Clr – CLear**) : efface le contenu de **R_i**,
25. 11000cccciiiiiii (**And**) : copie le ET logique de **ACC** et **R_i** dans **ACC**,
26. 11001cccciiiiiii (**Or**) : copie le OU logique de **ACC** et **R_i** dans **ACC**,
27. 11010cccciiiiiii (**Xor**) : copie le XOR logique de **ACC** et **R_i** dans **ACC**,
28. 11011cccciiiiiii (**Not**) : calcule le NON logique de **R_i** dans **ACC**,
29. 11100cccciiiiiii (**Lsr – Logical Shift Right**) : décale **ACC** de **R_i** vers les bits de poids faible,
30. 11101cccciiiiiii (**Lsl – Logical Shift Left**) : décale **ACC** de **R_i** vers les bits de poids fort,
31. 11110cccciiiiiii (**Ror – ROtate Right**) : rotation de **ACC** de **R_i** vers les bits de poids faible,
32. 11111cccciiiiiii (**RoL – ROtate Left**) : rotation de **ACC** de **R_i** vers les bits de poids fort.




FIG. 1 – Schéma du processeur